München
Design Verification Engineer for Cellular Baseband (m/f/d) #200690368
Apple Technology Engineering B.V. & Co. KG
externe stelle · zuletzt geprüft 1.11.2026
Fakten zur Stelle
- Orte
- München
der job in 20 sekunden
Design Verification Engineer for Cellular Baseband
Du verifizierst Cellular-Baseband-Modems und RF-Link-Controller für Apples SoCs. Du baust wiederverwendbare UVM-Testbenches, erstellst coverage-getriebene Testpläne und führst die Verifikation von der RTL-Simulation bis zum Sign-off. Zusätzlich setzt du LLMs und ML-Workflows ein, um Verifikationsprozesse effizienter zu machen.
Wen sucht Apple Technology Engineering B.V. & Co. KG wirklich?
Gesucht wird eine Person mit praktischer ASIC-Design-Verification-Erfahrung in SystemVerilog und UVM, die Testplanung beherrscht, Python-Automatisierung baut und LLMs produktiv in der Verifikation nutzt.
Kernaufgaben
- 01Detaillierte Testpläne für Designkomponenten mit multifunktionalen Teams erstellen
- 02Coverage-getriebene Verifikationspläne aus Spezifikationen erstellen und verfeinern
- 03Wiederverwendbare UVM-Testbenches mit Stimulus, Checkern, VIPs und Referenzmodellen entwerfen
- 04LLMs und ML-Workflows zur Effizienzsteigerung der Verifikation einsetzen
- 05Testpläne von RTL-Simulation bis Sign-off umsetzen, Fehler debuggen
- 06Regressionen pflegen und Fortschritt gegen Coverage-Metriken berichten
Was du mitbringen solltest
Gefordert
- C
- C++
- Python
- Perl
- LLM
- SystemVerilog
- UVM
- SystemC
- MCP
- SVA
- Constrained Random Verification
- Coverage-Driven Verification
Optional
- C/C++-Modellierung
- 3GPP 4G/5G PHY
- Embedded-Prozessorkern-Verifikation
- AXI
- AHB
- NoC
Rollenprofil
Test & Validierung (Hardware) · Engineering & Hardware
aus dem Stellentitel
- Entwicklungsphase
- Test & Validierung
- Zielbranche
- Telekommunikation
Worauf es bei der Erfahrung ankommt
- Wunsch: Engineering-Erfahrung mit IoT, Embedded & Connected Devices, KI-Produkte & ML-Plattformen oder Telekommunikation & NetzwerkeGenau diese Spezialisierung
„We're looking for experienced engineers with hands-on ASIC design verification experience using reusable verification methodologies such as UVM.“
- Wunsch: Engineering-Erfahrung mit IoT, Embedded & Connected DevicesGenau diese Spezialisierung
„Experience with verification of embedded processor cores.“
Softwaredomänen
- IoT, Embedded & Connected Devicesbestätigt
- KI-Produkte & ML-Plattformenbestätigt
- Telekommunikation & Netzwerkebestätigt
Auch interessant für
- · FPGA-/ASIC-Entwickler:innen, die in die Verifikation wechseln wollen
- · Embedded-Software-Ingenieur:innen mit SystemC/C++-Modellierungserfahrung
- · Verifikationsingenieur:innen aus anderen Halbleiterbereichen wie Automotive-SoCs
- · Mobilfunk-PHY-Spezialist:innen mit Interesse an Hardware-Verifikation
belege aus der stellenanzeige anzeigen
- Detaillierte Testpläne für Designkomponenten mit multifunktionalen Teams erstellen
„Construct detailed test plans for various components of the design including use cases, through collaborative work with multi-functional teams.“
- Coverage-getriebene Verifikationspläne aus Spezifikationen erstellen und verfeinern
„Create coverage-driven verification plans from specifications; review and refine to achieve coverage targets.“
- Wiederverwendbare UVM-Testbenches mit Stimulus, Checkern, VIPs und Referenzmodellen entwerfen
„Architect UVM-based, reusable test benches with components for stimulus, checkers, VIPs, and reference models.“
- LLMs und ML-Workflows zur Effizienzsteigerung der Verifikation einsetzen
„Leverage Large Language Models (LLMs) to enhance verification processes, delivering improvements in efficiency and quality.“
- Testpläne von RTL-Simulation bis Sign-off umsetzen, Fehler debuggen
„Implement test plans from RTL simulation bring-up to sign-off; report and debug failures.“
- Regressionen pflegen und Fortschritt gegen Coverage-Metriken berichten
„Maintain regressions and report the verification progress against test plans and coverage metrics.“
- Pflicht: C
„Experience with SystemC, C/C++, Python/perl“
- Pflicht: C++
„Experience with SystemC, C/C++, Python/perl“
- Pflicht: Python
„Experience with SystemC, C/C++, Python/perl“
- Pflicht: Perl
„Experience with SystemC, C/C++, Python/perl“
- Pflicht: LLM
„Ability to use LLMs and MCPs“
- Pflicht: SystemVerilog
„Knowledge of SystemVerilog and UVM.“
- Pflicht: UVM
„Knowledge of SystemVerilog and UVM.“
- Pflicht: SystemC
„Experience with SystemC, C/C++, Python/perl.“
aufgaben
Berufsfelder
- Qualitätsmanagement
anforderungen
Fähigkeiten
- C
- C++
- Python
- Perl
- LLM
- SystemVerilog
- UVM
- SystemC
- MCP
- SVA
- Constrained Random Verification
- Coverage-Driven Verification
- C/C++-Modellierung (optional)
- 3GPP 4G/5G PHY (optional)
- Embedded-Prozessorkern-Verifikation (optional)
- AXI (optional)
- AHB (optional)
- NoC (optional)
originalanzeige
Die vollständige Beschreibung findest du in der Originalanzeige. Oben siehst du unsere eigene Analyse der Stelle.